#### End of Result Set

Generate Collection Print

AV

L1: Entry 1 of 1

File: JPAB

Jan 24, 1992

PUB-NO: JP404021165A

DOCUMENT-IDENTIFIER: JP 04021165 A

TITLE: OUTPUT SYSTEM FOR COMPOSITE PICTURE/WRITING SYNTHESIS DOCUMENT

PUBN-DATE: January 24, 1992

INVENTOR-INFORMATION:

NAME

COUNTRY

YONEKAWA, KIYOFUSA NAKAJIMA, ICHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

APPL-NO: JP02126430 APPL-DATE: May 16, 1990

INT-CL (IPC): G06F 15/20; G06F 15/62

#### ABSTRACT:

PURPOSE: To easily instruct the printing of a document by controlling the output system so that an edited composite picture/writing document is transferred to a master device by a printing execution part and outputted from a document output part.

CONSTITUTION: This system is provided with a picture/graphic developing processing part 15 for transferring picture/graphic data 32 to a picture/graphic data developing area 21 and developing the data in the area 21. The data 31, 32 are transferred from a filing device 3, the data 32 are developed in the area 21 by the processing part 15 and both the data 31, 32 are edited by a document edition control part 13 to form a composite picture/writing combined document. The document is transferred to the master device provided with the filing device 3 and a document output part 4 by a printing execution part 14 and outputted from the output part 4. Thus, the printing of a multimedia document included in a host/server 2 can easily be instructed from the work station side.

COPYRIGHT: (C) 1992, JPO& Japio

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-211165

(43)公開日 平成4年(1992)8月3日


(51) Int.Cl. <sup>5</sup> H 0 1 L 27/1 29/78		庁内整理番号	FI	技術表示簡
		8624-4M 9056-4M	H01L	27/10 3 8 1 29/78 3 1 1 C
				審査請求 有 発明の数1(全 4 頁
(21)出顧番号	特顯平3-8517		(71)出願人	000002369
(62)分割の表示	特顧昭55-135634			セイコーエプソン株式会社
(22)出願日	昭和55年(1980) 9	月29日		東京都新宿区西新宿2丁目4番1号
			(72)発明者	<b>一 再角伸治</b>
				長野県諏訪市大和3丁目3番5号株式会社 諏訪朝工舎内

(74) 法定代理人 弁理士 石井 康夫 (外2名)

# (54) 【発明の名称】 ランダム・アクセス・メモリ

# (57)【要約】

CMOSインパータを相互接続しフリップフロップを構成するCMOSメモリー・セルにおいて、共通となるゲート電極の上側に一方の導電型の薄膜トランジスタを、前記ゲート電極の下側のパルクシリコン上に他方の薄電型のトランジスタを作成し、前記の各々のトランジスタのドレイン同士を接続したCMOSインパータより構成されることを特徴とするCMOSメモリ・セル。



1

#### 【特許請求の範囲】

【請求項1】 CMOSインパータを相互接続しフリッ プフロップを構成するCMOSメモリー・セルにおい て、共通となるゲート電極の上側に一方の導電型の薄膜 トランジスタを、前記ゲート電極の下側のパルクシリコ ン上に他方の導電型のトランジスタを作成し、前配の各 々のトランジスタのドレイン同士を接続したCMOSイ ンパータより構成されることを特徴とするCMOSメモ リ・セル。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はCMOS(相補型MOS トランジスタ)を用いた半導体RAM(ランダム・アク セス・メモリー) に関するものである。

[0002]

【従来の技術】従来CMOSRAMに用いられているメ モリーのセルを図1に示す。Pチャネルトランジスタ 3, 4、及びNチャンネルトランジスタ5, 6より成る インパータのループ接続によるフリップフロップに対し アドレス線ADRによりON-OFFを制御されるNチ 20 20, 21, 27 (斜線部のパターン)をデポジション ャネルトランジスタ (トランスファゲート) を介してデ ータの入出力線であるBIT、及び

[0003]

【数1】

#### BIT

【0004】に接続されている。メモリセルのリード状 盤ではフリップフロップからデータ線へ、又ライト状態 の時はデータ線からフリップフロップへ信号がトランス ファゲートがONした時伝達する。このCMOSメモリ セルの特徴としてはフリップフロップを構成するインパ 30 ータは安定状態では、CMOSであることによりパワー は微少しか必要とせず、従ってメモリに格納されている データの保持には殆んど電力が消費されないことと、又 動作状態においても、N-MOSに比しパワーの消費が 少ないことであり、低電力動作ということでかなり多方 面に活用されている。

[0005]

【発明が解決しようとする課題】一方このCMOSメモ リーの欠点としてはそのセルサイズが大きく、従ってN -MOSのRAMに比し同じチップサイズに格納される 40 して接続されるCMOSのインパータが構成できる。 メモリの容量が小さく、大容量化がむずかしいことにあ る。この根本原因はCMOSであるために平面的にPチ ャネルトランジスタを作成するスペース、及びNチャネ ルを絶縁しかつ基板となるP・ウエルを作成、分離する スペースが必要となることにある。

【0006】本発明は上記の欠点を除去するものであ り、Pチャネルトランジスタを、それと同等の働きをす る多結晶シリコン膜を用いた薄膜トランジスタで置き換 えると同時にこの薄膜トランジスタをインパータのペア

メモリーセルのサイズを大幅に低減化することを目的と する。

[0007]

【課題を解決するための手段】本発明は、CMOSイン パータを相互接続しフリップフロップを構成するCMO Sメモリー・セルにおいて、共通となるゲート電極の上 側に一方の導電型の薄膜トランジスタを、前記ゲート電 種の下旬のパルクシリコン上に他方の導電型のトランジ スタを作成し、前記の各々のトランジスタのドレイン同 10 士を接続したCMOSインパータより構成されることを 特徴とする。

[0008]

【実施例】図2 (a) は本発明によるメモリセルの平面 パターン図例、(b)にはABの新面図を示す。選択酸 化マスクの境界18内にソース・ドレイン領域となる部 分が存在する。選択酸化によるフィールド膜形成後にゲ ート酸化膜を成長させてから第一層目の多結晶シリコン と基板30の接続をするためのコンタクトホール10、 11の関孔をした後に第1層目の多結晶シリコン19, した後に全面にPイオンを打込んでソース・ドレイン3 1, 32, 33を形成する。この後第2フィールド膜3 6をデポジション、ゲートとなる多結晶シリコン19、 20上の第2フィールド膜を除去し、前記多結晶シリコ ン19、20上を熱酸化して薄膜トランジスタのゲート 絶縁膜を形成する。その後第1層と第2層目の多結晶シ リコンを接続するコンタクトホール12, 13, 14を 開孔し薄膜トランジスタのチャネル、及びソース・ドレ インを形成する第2層目の多結晶シリコン層22,23 (点部のパターン) をデポジションし選択的にP 拡散 をする。更に第3フィールド膜35をデポジションした 後にコンタクコホール15,16を開孔後A1-S1層 24, 25, 26を形成する。この結果N 拡散層31 を (-) 電源Vssに接続されたソース, 32をドレイ ン、多結晶シリコン20をゲートとするNチャネルトラ ンジスタと多結晶シリコン層22において(+)電源V ppに接続されたソース55, チャネル54, ドレイン5 6, 多結晶シリコン20をゲートとするPチャネルトラ ンジスタが形成され、各々のドレインがダイオードを介

【0009】図5に図2に示したセルパターンの回路図 を示す。 Nチャネルトランジスタ40~43はパルクシ リコン単結晶中に又、Pチャネルトランジスタ44, 4 5 は多結晶薄膜トランジスタとして形成され、ダイオー ド46、47はPチャネルとNチャネルトランジスタの 多結晶シリコンにより接続点に発生するダイオードであ り、このダイオードはメモリーの動作上は障害とならな W.

【0010】本発明の特徴は図2(b)に示した如くC となる ${
m N}$ チャネルトランジスタ上に配置することにより 50  ${
m MOS}$ インバータを構成するに際し、1つのゲート電極 3

を共通にして、ゲート電極の下側にNチャネルのトランジスタ,ゲート電極の上側にPチャネルトランジスタを配置し、そのドレイン同士を接続する方法を用いることにあり、従来平面配置であったPチャネルとNチャネル領域が立体配置されるので、セルサイズは飛躍的に縮小し、同一チップサイズでのメモリー容量は急増する。

【0011】一般に多結晶シリコン層は単結晶シリコンに比し、移動度が極端に低く、トランジスタ特性に劣悪で、特にOFFリークが多いことが知られている。しかし発明者らはこの特性の改善に努力した結果次のことがわかった。図3に示すように多結晶シリコンのデボジション温度を700℃以下にすると移動度が改善され、特に500℃近辺では10に近い特性が得られた。又OFFリークの改善には多結晶シリコンを無酸化して作るゲート膜の製造方法に依存し、高温でドライ酸化の方式が最も良かった。又多結晶シリコンの層のデボジション温度が高くても、レーザによるアニーリングを実施すると移動度、OFFリークの改善が可能である。

【0012】図4は500℃で多結晶シリコンをデポジションし、更にチャネル部にイオン打込みによりPイオ 20ンをライトドープし、ゲート酸化膜を1100℃で形成

して得られたメモリ・セルに用いるものと同じサイズの トランジスタの特性を示す。特性はメモリに応用するに ついて十分である。

#### [0013]

領域が立体配置されるので、セルサイズは飛躍的に縮小 し、同一チップサイズでのメモリー容量は急増する。 【0011】一般に多結晶シリコン層は単結晶シリコン に比し、移動度が極端に低く、トランジスタ特性に劣悪 で、特にOFFリークが多いことが知られている。しか し発明者らはこの特性の改善に努力した結果次のことが 10 は別度であったが、本発明の実施により16Kbit わかった。図3に示すように多結晶シリコンのデポジシ

#### 【図面の簡単な説明】

【図1】CMOSRAMのセル図。


【図2】(a) は本発明によCMOSRAMの平面図(b) は断面図。

【図3】多結晶シリコンの移動度とデポジションの程度 の関係を示す図。


【図4】本発明により得られた多結晶シリコントランジ スタの特性を示す図。

【図5】図2の回路図である。


(図1)




【図3】



[图2]






BEST AVAILABLE COPY

( $\boxtimes$ 4)

(A)  $10^{-5}$   $10^{-9}$   $10^{-9}$   $10^{-9}$   $10^{-9}$   $10^{-9}$   $10^{-9}$   $10^{-9}$   $10^{-9}$   $10^{-9}$   $10^{-9}$   $10^{-9}$ 



[図5]

# 【手統補正書】

【提出日】平成3年2月27日

【手統補正2】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 ランダム・アクセス・メモリ

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

## 【補正内容】

## 【特許請求の範囲】

【請求項1】 2つのインパータの入出力を交差接続して構成されるフリップフロップをメモリセルとするランダム・アクセス・メモリに於いて、前配各インパータは、基板表面に形成された第1導電型の拡散層をソース・ドレイン領域とする第1のトランジスタと、該第1のトランジスタの上方に積層配置された第2導電型のシリコン薄膜層をソース・ドレイン領域とする第2のトランジスタとから構成されてなることを特徴とするランダム・アクセス・メモリ。